دسته: فنی و مهندسی
مقاله بررسی FPGA CPLD زمان برنامه نویسی VHDL در 30 صفحه ورد قابل ویرایش
قیمت فایل فقط 4,800 تومان
مقاله بررسی FPGA & CPLD زمان برنامه نویسی VHDL در 30 صفحه ورد قابل ویرایش
مقدمه ای درباره FPGA & CPLD
برای آنکه بتوان بخش بزرگی از یک طرح را داخل یک تراشه منتقل نمود و از زمان و هزینه مونتاژ و راه‌اندازی و نگهداری طرح کاست، ساخت تراشه‌های قابل برنامه ریزی مطرح شد از جمله مزایای استفاده از تراشه‌های قابل برنامه ریزی در طراحی پروژه‌ها عبارتند از :
- کاهش ابعاد و حجم
- کاهش زمان و هزینه طرح
- افزایش اطمینان از سیستم
- حفاظت از طرح
- حفاظت در برابر نویز و اغتشاش
FPGA ها ابزار سخت افزاری قابل برنامه ریزی ارزان قیمت را جایگزین کاربردهای فعلی کنترلرهای داخلی (Embedded Controllers) نموده‌اند. به همین دلیل بازار آنها رشد گسترده‌ای داشته است. علاوه بر این به جهت ارائه راه حل‌های مناسب برای IC های سفارشی با عملکرد بالا موفقیت زیادی به دست آورده‌اند. در واقع به نظر می‌رسد که FPGAها با توجه به ارزان بودن، نسل فعلی تراشه‌های ASIC را از رده خارج کنند. همین مزیت هزینه و عملکرد توجه زیادی را درحوزه تحقیقات به خود معطوف کرده است.
ویژگی استفاده از قطعات منطقی قابل برنامه ریزی (PLD) و FPGA، ارزان بودن قیمت و سرعت ورود آنها به بازار است.
قطعات ASIC، هزینه‌های توسعه مهندسی غیر قابل برگشت بالاتری دارند و در نتیجه اغلب، قیمت این محصولات بالاتر است، اما اساساً کارایی بالاتری دارند. این شیوه‌های مختلف طراحی محیطهایی را با مجموعه‌ای از متدولوژی و ابزاهای مختلف CAD پدید می‌آورند.
در طول یک دهه گذشته، انواع مختلفی از سخت افزارهای قابل برنامه ریزی به سرعت پیشرفت کرده‌اند. این قطعات نام‌های مختلفی دارند مثل سخت افزار قابل آرایش مجدد، سخت افزار قابل آرایش، سخت افزار قابل برنامه ریزی مجدد.
ایده اصلی و زیر بنایی معماری FPGA و CPLD بسیار ساده است. به طوری کلی میتوان مدارهای ترکیبی و ترتیبی را مستقیماً روی بستر سیلیکون ایجاد کرد. تراشه‌های ASIC با اینکه کارایی بالایی دارند اما تنها می‌توانند یک نوع عملیات را انجام دهند.
از آنجایی که امکان توزیع هزینه توسعه بین چند کاربر وجود ندارد، قیمت ASIC ها معمولاً بیش از سیستمهای مبتنی بر ریز پردازنده معمولی می‌شود.
تکنولوژی تراشه‌های قابل برنامه‌ریزی
قابلیت برنامه ریزی شدن مدارات مختلف و اتصالات متفاوت بر روی PLD به دلیل سوئیچهای قابل برنامه ریزی است که در این تراشه وجود دارد، این سوئیچ‌ها می‌بایست علاوه بر اشغال فضای بسیار کم دارای کمترین تأخیر زمانی باشند بطور کلی سوئیچهای قابل برنامه ریزی در PLD با استفاده از سه نوع تکنولوژی قابل پیاده سازی است.
1-استفاده از Anti – Fuse
2-استفاده از سلولهای حافظه موقت Sram
3-استفاده از گیتهای شناور EEPROM یا EPROM
Anti – Fuse
خصوصیت اصلی Anti – Fuseها تنها یک بار قابلیت برنامه‌ریزی بودن، اشغال فضای کم و بالا بودن فرکانس کاری، به دلیل پایین بودن اثر مقاومتی و ظرفیت خازنی آنها است.
عیب اصلی این روش نداشتن قابلیت برنامه ریزی مجدد است و زمانی که یک بار برنامه‌ریزی گردد دیگر به حالت اولیه برنمی‌گردد و مزیت اصلی آن فرکانس کاری بالا و اشغال فضای کم آن است این نوع PLDها نسبت به انواع دیگر PLDها نسبتاً گرانتر هستند.
SRAM
در روش SRAM از سلولهای حافظه به دو طریق استفاده می‌شود، در روش اول از یک سلول حافظه برای کنترل روشن یا خاموش شدن یک ترانزیستور استفاده می‌گردد که در این حالت خروجی سلول حافظه به بیس ترانزیستور یا گیت فت متصل می شود، با روشن یا خاموش شدن ترانزیستور یک مسیر وصل یا قطع می‌شود. در روش دوم سلول حافظه به ورودیهای انتخاب مالتی پلکسر وصل می‌شود. در این حالت با صفر یا یک شدن سلول حافظه مسیر خطوط عوض می‌شود، مهمترین عیب این روش پاک شدن برنامه ریزی با قطع تغذیه می‌باشد، تراشه‌هایی که با این روش برنامه ریزی می‌گردند، می‌بایست با استفاده از یک سیستم جانبی با هر بار وصل شدن تغذیه تراشه برنامه ریزی گردد، این روش نسبت به روش Anti – Fuse فضای بیشتری اشغال می‌کند و تأخیر زمانی نیز بیشتر است.
VHDL چیست؟
VHSIC از حروف اول VHSIC Hardware Description Language به معنی زبان توصیف سخت افزاری VHSIC گرفته شده است.
VHDL نیز خود از حروف اول Very High Speed Intergrated circuits تشکیل شده است و به پروژه VHSIC توسط وزارت دفاع آمریکا (DOD) با هدف توسعه نسل جدیدی از مدارهای مجتمع با سرعت بالا حمایت می‌شد. همزمان با اجرای این طرح و پیشرفتهای پیاپی که در زمینه فناوری نیمه هادیها و بسته‌بندی (packaging) به وجود آمده بود، امکان پیچیده‌تر شدن روز افزون سیستمهای الکترونیکی، دفاعی و فضایی را ازخود به جای گذاشت.
بیشترین سهم در هزینه طول عمر این سیستمها، مربوط به هزینه تعمیر ونگهداری بود.
توسعه این زبان به گروهی از پیمانکاران DOD واگذار شده و اولین نسخه آن در سال 1985 عرضه گردید. پس از آن در مراحل بعدی توسعه، استاندارد سازی زبان با همکاری نمایندگانی از صنعت، دولت و دانشگاه به IEEE واگذار شد. درنهایت این زبان در سال 1987 تأیید شده و به صورت استاندارد 1987- 1076 IEEE معرفی گردید. پنج سال بعد طی نظر خواهی مجدد ویژگیهای جدیدی به آن اضافه شد و به صورت نسخه 1993- 1076 ارائه شد.
از زمانی که VHDL به صورت استاندارد IEEE در آمده است، کاربرد فراوانی در بین جامعه طراحان سیستمهای الکترونیکی با CAD (طراحی با کمک کامپیوتر) پیدا کرده است. DOD نیازمند این بود که توصیفهای VHDL برای کلیه مدارهای مجتمع با کاربرد خاص (ASICs) مورد استفاده قرار گیرد. با ایجاد بسته استاندارد 1164 IEEE قابلیت کاربرد مدلهای ایجاد شده در محیطهای مختلف VHDL که توسط عرضه کنندگان مختلف ارائه شده بود، افزایش پیدا کرد. به همین صورت امکان پشتیبانی سنتز با تشکیل نسخه سنتز بسته 1164 IEEE فراهم شد. در عمل اکثر عرضه کنندگان اصلی CAD ،VHDL را پشتیبانی می‌کنند.
انواع تأخیر در VHDL
1-تأخیر اینرسی (inertial)
مدارهای دیجیتالی دارای مقدار اینرسی معینی هستند. برای مثال عکس‌العمل خروجی گیت به هر تغییر در ورودی، مقدار زمان و مقدار انرژی معینی را صرف می‌کند. این نشان می‌دهد که هر تغییر در ورودی باید در یک دوره زمانی معین دوام داشته باشد تا خروجی به آن پاسخ دهد. چرا که اگر زمان ماندگاری به اندازه کافی نباشد، رخدادها در ورودی به خروجی انتشار پیدا نخواهد کرد. این مدل تأخیر انتشاری را مدل تأخیر اینVسی می‌نامند که در برنامه‌های VHDL مدل تأخیر `یش فرض می‌باشد.
2-تأخیر انتقالی (transport)
سیگنالها از سیمها همانند ادوات سوئیچینگ با یک آهنگ معین عبور می‌کنند و با تأخیری متناسب با طول مسیر مواجه می‌شوند. اما سیمها بر خلاف ادوات سوئیچینگ نسبتاً اینرسی کمتری دارند. در نتیجه سیمها، سیگنالهای با عرض پالس بسیار کوچک را انتشار می‌دهند و ما می‌توانیم سیمها را به عنوان محیط انتشار تغییرات در مقدار سیگنال مستقل از عرض پالس مدل کنیم. در فن‌آوریهای جدید با رشد کاهش ابعاد، تأخیرهای سیم نیز مطرح می‌شوند، از این رو باید در پی راه‌هایی برای کاهش طول سیمها بود، زیرا در این مدارات تأخیر سیمها قابل اغماض نخواهد بود.
قیمت فایل فقط 4,800 تومان
